178
3 Hardware eingebetteter Systeme
Multiprozessor-Systeme auf einem Chip
Man kann noch einen Schritt weitergehen und heterogene Mehrkern-Prozessoren
zusammen mit GPUs und evtl. weiteren Komponenten auf einem Chip integrieren.
Beispiel 3.10: Abb. 3.34 zeigt ein heterogenes Mehrkern-System, welches eine Mali
GPU [21] enthält.
DMC
Cortex®-A57
Kern
L2 Cache
Kern
Cortex®-A53
Kern
L2 Cache
Kern
Mali TM -T760 GPU
Shader Shader
Shader
Shader
Shader
Shader
L2 Cache
Kern
Kern
2k-4k
Display
und
Video
SubSystem
CoreLink TM GIC-400 Interrupt Control
IO Coherent Masters
ADB-400
ADB-400
MMU-400
CoreLink TM CCI-400 Cache Coherent Interconnect
Zur Peripherie
TZC-400
MMU-400
DDR/LPDDR
DDR/LPDDR
MMU-400
MMU-400
ADB-400
ADB-400
Abb. 3.34 ARM ® big.LITTLE System on Chip (SoC)
Abb. 3.34 enthält nicht nur Prozessorkerne, sondern auch zusätzliche Elemente wie Speicherverwaltungseinheiten (engl. Memory Management Units (MMUs),
siehe Anhang C) und Schnittstellen für externe Geräte. Cache-Kohärenz wird unterstützt, d.h. angeschlossene Caches werden aufgrund von Schreibvorgängen in
anderen Teilen des Systems ggf. aktualisiert.
Damit soll vermieden werden, dass für diese Einheiten zusätzliche Chips benötigt
werden. Im Endergebnis wird ein vollständiges System auf einem Chip integriert. Wir
sprechen daher von einem System auf einem Chip (engl. System-on-a-Chip (SoC))
oder sogar von einem Mehrprozessor-System auf einem Chip (engl. Multi-Processor
System on a Chip (MPSoC)).
∇
Es ist wichtig, für Anwendungen eine geschickte Zuordnung zu MPSoCProzessoren vorzunehmen, da gezeigt werden kann, dass so eine Energieeffizienz
nahe der von ASICs erreicht werden kann. Beispielsweise wurde für IMEC’s ADRES
Prozessor eine Effizienz von 55 ∗ 10 9 Operationen pro Watt und damit 50% der Effizienz von ASICs vorhergesagt [364, 481]. Allerdings ist der Entwurfsaufwand für
solche Architekturen hoch.
3 Hardware eingebetteter Systeme
Multiprozessor-Systeme auf einem Chip
Man kann noch einen Schritt weitergehen und heterogene Mehrkern-Prozessoren
zusammen mit GPUs und evtl. weiteren Komponenten auf einem Chip integrieren.
Beispiel 3.10: Abb. 3.34 zeigt ein heterogenes Mehrkern-System, welches eine Mali
GPU [21] enthält.
DMC
Cortex®-A57
Kern
L2 Cache
Kern
Cortex®-A53
Kern
L2 Cache
Kern
Mali TM -T760 GPU
Shader Shader
Shader
Shader
Shader
Shader
L2 Cache
Kern
Kern
2k-4k
Display
und
Video
SubSystem
CoreLink TM GIC-400 Interrupt Control
IO Coherent Masters
ADB-400
ADB-400
MMU-400
CoreLink TM CCI-400 Cache Coherent Interconnect
Zur Peripherie
TZC-400
MMU-400
DDR/LPDDR
DDR/LPDDR
MMU-400
MMU-400
ADB-400
ADB-400
Abb. 3.34 ARM ® big.LITTLE System on Chip (SoC)
Abb. 3.34 enthält nicht nur Prozessorkerne, sondern auch zusätzliche Elemente wie Speicherverwaltungseinheiten (engl. Memory Management Units (MMUs),
siehe Anhang C) und Schnittstellen für externe Geräte. Cache-Kohärenz wird unterstützt, d.h. angeschlossene Caches werden aufgrund von Schreibvorgängen in
anderen Teilen des Systems ggf. aktualisiert.
Damit soll vermieden werden, dass für diese Einheiten zusätzliche Chips benötigt
werden. Im Endergebnis wird ein vollständiges System auf einem Chip integriert. Wir
sprechen daher von einem System auf einem Chip (engl. System-on-a-Chip (SoC))
oder sogar von einem Mehrprozessor-System auf einem Chip (engl. Multi-Processor
System on a Chip (MPSoC)).
∇
Es ist wichtig, für Anwendungen eine geschickte Zuordnung zu MPSoCProzessoren vorzunehmen, da gezeigt werden kann, dass so eine Energieeffizienz
nahe der von ASICs erreicht werden kann. Beispielsweise wurde für IMEC’s ADRES
Prozessor eine Effizienz von 55 ∗ 10 9 Operationen pro Watt und damit 50% der Effizienz von ASICs vorhergesagt [364, 481]. Allerdings ist der Entwurfsaufwand für
solche Architekturen hoch.