2.7 Diskrete, ereignisbasierte Sprachen
99
Beispielsweise können Systeme sogenannte Open-Collector-Ausgänge haben
(siehe Abb. 2.58 (links))16). Der Ausgang A ist effektiv abgeschaltet, wenn der PullDown-Transistor PD nicht leitet. Bei Tristate-Ausgängen (siehe Abb. 2.58 (rechts))
VDD
A
Input
PD
Masse
Input=' ' A unverbunden
&
PD
A
enable
&
f
f
VDD
Masse
enable=' ' A unverbunden
Abb. 2.58 Abschaltbare Ausgänge: links: Open-Collector-Ausgang; rechts: Tristate-Ausgang
wird ein Wert 0 des enable-Signals eine 0 an den Ausgängen der UND-Gatter
(mit & gekennzeichnet) erzeugen und beide Transistoren nichtleitend machen17. Damit können wir mit geeigneten Eingangssignalen Ausgänge effektiv vom Rest der
Schaltung trennen.
Offensichtlich ist die Signalstärke eines solchen unverbundenen Ausgangs die
kleinste Signalstärke, die man sich vorstellen kann. Insbesondere ist diese Signalstärke kleiner als die von 0 und 1. Außerdem ist der Signalwert eines solchen
Signals unbekannt. Diese Kombination von Signalstärke und Signalwert wird durch
den Logikwert mit dem Namen Z dargestellt. Wenn ein Signalwert Z mit irgendeinem anderen Signal zusammengeschaltet wird, dominiert immer das andere
Signal. Wenn also beispielsweise zwei Tristate-Ausgänge an denselben Bus angeschlossen sind und einer der Ausgänge steuert ein Z bei, so ist der Ergebniswert
auf dem Bus immer der Wert des zweiten Ausgangs (siehe Abb. 2.59).
enable=' '
VDD
Masse
&
PD
&
f
f
&
PD'
&
g
g
bus
' '
enable=' '
Abb. 2.59 Der rechte Ausgang dominiert den Bus
Was passiert, wenn die beiden Ausgänge in Abb. 2.59 versuchen, starke Signale
mit unterschiedlichen Werten beizusteuern? Zur Behandlung solcher Situationen
16 Schaltpläne sollen den Studenten helfen, die Signalwerte zu verstehen und es nicht schwieriger
machen. Studierende, denen Schaltpläne fremd sind, können einfach die Logikwerte betrachten.
17 In der Praxis können Pull-Up-Transistoren Verarmungstransistoren sein und die TristateAusgänge können invertierend sein.
99
Beispielsweise können Systeme sogenannte Open-Collector-Ausgänge haben
(siehe Abb. 2.58 (links))16). Der Ausgang A ist effektiv abgeschaltet, wenn der PullDown-Transistor PD nicht leitet. Bei Tristate-Ausgängen (siehe Abb. 2.58 (rechts))
VDD
A
Input
PD
Masse
Input=' ' A unverbunden
&
PD
A
enable
&
f
f
VDD
Masse
enable=' ' A unverbunden
Abb. 2.58 Abschaltbare Ausgänge: links: Open-Collector-Ausgang; rechts: Tristate-Ausgang
wird ein Wert 0 des enable-Signals eine 0 an den Ausgängen der UND-Gatter
(mit & gekennzeichnet) erzeugen und beide Transistoren nichtleitend machen17. Damit können wir mit geeigneten Eingangssignalen Ausgänge effektiv vom Rest der
Schaltung trennen.
Offensichtlich ist die Signalstärke eines solchen unverbundenen Ausgangs die
kleinste Signalstärke, die man sich vorstellen kann. Insbesondere ist diese Signalstärke kleiner als die von 0 und 1. Außerdem ist der Signalwert eines solchen
Signals unbekannt. Diese Kombination von Signalstärke und Signalwert wird durch
den Logikwert mit dem Namen Z dargestellt. Wenn ein Signalwert Z mit irgendeinem anderen Signal zusammengeschaltet wird, dominiert immer das andere
Signal. Wenn also beispielsweise zwei Tristate-Ausgänge an denselben Bus angeschlossen sind und einer der Ausgänge steuert ein Z bei, so ist der Ergebniswert
auf dem Bus immer der Wert des zweiten Ausgangs (siehe Abb. 2.59).
enable=' '
VDD
Masse
&
PD
&
f
f
&
PD'
&
g
g
bus
' '
enable=' '
Abb. 2.59 Der rechte Ausgang dominiert den Bus
Was passiert, wenn die beiden Ausgänge in Abb. 2.59 versuchen, starke Signale
mit unterschiedlichen Werten beizusteuern? Zur Behandlung solcher Situationen
16 Schaltpläne sollen den Studenten helfen, die Signalwerte zu verstehen und es nicht schwieriger
machen. Studierende, denen Schaltpläne fremd sind, können einfach die Logikwerte betrachten.
17 In der Praxis können Pull-Up-Transistoren Verarmungstransistoren sein und die TristateAusgänge können invertierend sein.