16 ERRIC Reliability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
16.1 ERRIC Reliability Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . 215
16.2 Digging a Bit Deeper in Estimation of Efficiency
of Reliability Solutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
17 On Performance: From Hardware up to Distributed Systems . . . . 221
Igor Schagaev, Hao Cai and Simon Monkman
17.1 System Level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
17.2 Information Processing Aspect . . . . . . . . . . . . . . . . . . . . . . . . 223
17.3 Information Systems Task-Wise Hardware Involved
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
17.4 SSW-HW Performance Model . . . . . . . . . . . . . . . . . . . . . . . . 226
17.5 Hardware Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
17.5.1 Hardware Zones . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
17.5.2 Hardware Performance—Instruction Execution . . . . . 230
17.5.3 Performance Estimation—Instruction Timing . . . . . . 233
17.5.4 Standard Performance Tests . . . . . . . . . . . . . . . . . . . 236
17.5.5 Real Processor Hardware Comparison . . . . . . . . . . . 236
17.5.6 Embedded Benchmarks . . . . . . . . . . . . . . . . . . . . . . 238
17.6 Relative Performance Gain—Amdahl’s “Law” . . . . . . . . . . . . 239
17.6.1 Distributed Computing . . . . . . . . . . . . . . . . . . . . . . 239
17.6.2 Real Performance and Amdahl “Law” . . . . . . . . . . . 240
17.6.3 A Fine-Tuning of Parallel Speedup Model . . . . . . . . 241
17.6.4 Parallel Versus Sequential: A Fence Model . . . . . . . 243
17.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
18 Distributed Systems: Maximizing Resilience . . . . . . . . . . . . . . . . . . 249
Igor Schagaev
18.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
18.2 Reconfigurability of DCS . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
18.2.1 Redundancy of Distributed System:
A Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
18.3 Resilience and Recoverability in Networked System . . . . . . . . 255
18.3.1 Implementation Steps . . . . . . . . . . . . . . . . . . . . . . . 257
18.3.2 Treat Propagation: Tracing and Handling
Algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
18.4 Recoverability Costs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
18.4.1 Checking and Recovery: An Efficiency
of Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . 265
18.5 Summary and Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Contents
xv
16.1 ERRIC Reliability Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . 215
16.2 Digging a Bit Deeper in Estimation of Efficiency
of Reliability Solutions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
17 On Performance: From Hardware up to Distributed Systems . . . . 221
Igor Schagaev, Hao Cai and Simon Monkman
17.1 System Level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
17.2 Information Processing Aspect . . . . . . . . . . . . . . . . . . . . . . . . 223
17.3 Information Systems Task-Wise Hardware Involved
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
17.4 SSW-HW Performance Model . . . . . . . . . . . . . . . . . . . . . . . . 226
17.5 Hardware Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
17.5.1 Hardware Zones . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
17.5.2 Hardware Performance—Instruction Execution . . . . . 230
17.5.3 Performance Estimation—Instruction Timing . . . . . . 233
17.5.4 Standard Performance Tests . . . . . . . . . . . . . . . . . . . 236
17.5.5 Real Processor Hardware Comparison . . . . . . . . . . . 236
17.5.6 Embedded Benchmarks . . . . . . . . . . . . . . . . . . . . . . 238
17.6 Relative Performance Gain—Amdahl’s “Law” . . . . . . . . . . . . 239
17.6.1 Distributed Computing . . . . . . . . . . . . . . . . . . . . . . 239
17.6.2 Real Performance and Amdahl “Law” . . . . . . . . . . . 240
17.6.3 A Fine-Tuning of Parallel Speedup Model . . . . . . . . 241
17.6.4 Parallel Versus Sequential: A Fence Model . . . . . . . 243
17.7 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
18 Distributed Systems: Maximizing Resilience . . . . . . . . . . . . . . . . . . 249
Igor Schagaev
18.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
18.2 Reconfigurability of DCS . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
18.2.1 Redundancy of Distributed System:
A Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
18.3 Resilience and Recoverability in Networked System . . . . . . . . 255
18.3.1 Implementation Steps . . . . . . . . . . . . . . . . . . . . . . . 257
18.3.2 Treat Propagation: Tracing and Handling
Algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
18.4 Recoverability Costs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
18.4.1 Checking and Recovery: An Efficiency
of Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . 265
18.5 Summary and Conclusions . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
Contents
xv