8.4 Entwurf für Testbarkeit
421
wie bestimmte Zustände erreicht werden können und wie überwacht werden kann,
ob die Boolesche Funktion δ, die den Folgezustand berechnet, korrekt implementiert wurde. Tatsächlich hat die Tatsache, dass wir nun ein zustandsbasiertes System
betrachten, nur einen Einfluss auf die beiden (einfachen) Schiebephasen, damit kann
die Testmustererzeugung für (zustandslose) Boolesche Netzwerke verwendet werden, um auf korrekte Ausgaben zu prüfen. Damit reicht es also aus, Testmustererzeugungsverfahren für Boolesche Funktionen (zustandslose Netzwerke) zu verwenden
und man muss sich keine Gedanken über komplexe Eingabesequenzen und ähnliches
machen.
Für einzelne Chips funktioniert Scan-Design sehr gut. Wenn mehrere Schaltungen auf einer Platine integriert werden, benötigt man eine Technik, um Scan-Ketten
mehrerer Chips miteinander zu verbinden. JTAG ist ein Standard, der dies ermöglicht. Dieser Standard definiert Register als Grenzen aller Chips und eine Anzahl von
Testpins und Steuerbefehlen, um alle Chips miteinander in Scan-Ketten zu verbinden.
JTAG wird auch als boundary scan bezeichnet [447].
8.4.3 Signaturanalyse
Um zu verhindern, dass auch die Antwort des zu testenden Systems hinausgeschoben
wird, können Antworten komprimiert werden. Dazu kann eine Konfiguration wie in
Abb. 8.6 verwendet werden. Erzeugte Testmuster werden als Eingabe (auch Stimuli
Zu testendes
System (DUT)
kompaktierung
Antworterzeugung
Testmustermit Referenz
Vergleich
Abb. 8.6 Testen eines Systems
genannt) für das DUT verwendet. Die Antwort des DUT wird dann zu einer Signatur
komprimiert, welche die Antwort beschreibt. Diese Antwort wird dann später mit
der erwarteten Antwort verglichen. Die erwartete Antwort selbst kann mit Hilfe von
Simulation berechnet werden.
Normalerweise wird die Komprimierung mit Hilfe linearer rückgekoppelter
Schieberegister (engl. Linear Feedback Shift Register (LFSR)) durchgeführt, die
über eine Rückkopplung mittels XOR verfügen.
Beispiel 8.4: Abb. 8.7 zeigt ein 4-Bit LFSR (links) und das zugehörige Zustandsdiagramm (rechts) [319]. Blaue gestrichelte Linien zeigen die Eingabe einer 1 an,
rote durchgezogene Linien die Eingabe einer 0. Die ausgewählte Rückkopplung
erzeugt alle möglichen Signaturen. Während des Tests wird die Antwort des getesteten Systems an die Eingänge des LFSR angelegt. Das LFSR erzeugt daraufhin eine
421
wie bestimmte Zustände erreicht werden können und wie überwacht werden kann,
ob die Boolesche Funktion δ, die den Folgezustand berechnet, korrekt implementiert wurde. Tatsächlich hat die Tatsache, dass wir nun ein zustandsbasiertes System
betrachten, nur einen Einfluss auf die beiden (einfachen) Schiebephasen, damit kann
die Testmustererzeugung für (zustandslose) Boolesche Netzwerke verwendet werden, um auf korrekte Ausgaben zu prüfen. Damit reicht es also aus, Testmustererzeugungsverfahren für Boolesche Funktionen (zustandslose Netzwerke) zu verwenden
und man muss sich keine Gedanken über komplexe Eingabesequenzen und ähnliches
machen.
Für einzelne Chips funktioniert Scan-Design sehr gut. Wenn mehrere Schaltungen auf einer Platine integriert werden, benötigt man eine Technik, um Scan-Ketten
mehrerer Chips miteinander zu verbinden. JTAG ist ein Standard, der dies ermöglicht. Dieser Standard definiert Register als Grenzen aller Chips und eine Anzahl von
Testpins und Steuerbefehlen, um alle Chips miteinander in Scan-Ketten zu verbinden.
JTAG wird auch als boundary scan bezeichnet [447].
8.4.3 Signaturanalyse
Um zu verhindern, dass auch die Antwort des zu testenden Systems hinausgeschoben
wird, können Antworten komprimiert werden. Dazu kann eine Konfiguration wie in
Abb. 8.6 verwendet werden. Erzeugte Testmuster werden als Eingabe (auch Stimuli
Zu testendes
System (DUT)
kompaktierung
Antworterzeugung
Testmustermit Referenz
Vergleich
Abb. 8.6 Testen eines Systems
genannt) für das DUT verwendet. Die Antwort des DUT wird dann zu einer Signatur
komprimiert, welche die Antwort beschreibt. Diese Antwort wird dann später mit
der erwarteten Antwort verglichen. Die erwartete Antwort selbst kann mit Hilfe von
Simulation berechnet werden.
Normalerweise wird die Komprimierung mit Hilfe linearer rückgekoppelter
Schieberegister (engl. Linear Feedback Shift Register (LFSR)) durchgeführt, die
über eine Rückkopplung mittels XOR verfügen.
Beispiel 8.4: Abb. 8.7 zeigt ein 4-Bit LFSR (links) und das zugehörige Zustandsdiagramm (rechts) [319]. Blaue gestrichelte Linien zeigen die Eingabe einer 1 an,
rote durchgezogene Linien die Eingabe einer 0. Die ausgewählte Rückkopplung
erzeugt alle möglichen Signaturen. Während des Tests wird die Antwort des getesteten Systems an die Eingänge des LFSR angelegt. Das LFSR erzeugt daraufhin eine