8.2 Testverfahren
415
8.2 Testverfahren
8.2.1 Testmustererzeugung für Modelle auf Gatterebene
Durch die Erzeugung von Testmustern versuchen wir, eine Menge an Testmustern
zu identifizieren, die es ermöglichen, ein korrekt funktionierendes von einem nicht
korrekt funktionierenden System zu unterscheiden. Die Testmustererzeugung basiert
normalerweise auf Fehlermodellen. Solche Fehlermodelle sind Modelle möglicher
Fehler. Die Testmustererzeugung versucht, Tests für alle nach einem bestimmten
Fehlermodell möglicherweise auftretenden Fehler zu erzeugen.
Häufig wird das Haftfehler- (engl. stuck-at-) Modell verwendet. Dieses basiert auf
der Annahme, dass eine interne Leitung einer elektronischen Schaltung entweder
permanent mit 0 oder mit 1 verbunden ist. Beobachtungen zeigen, dass viele
Fehler sich tatsächlich auf diese Art manifestieren.
Beispiel 8.1: Wir betrachten die Schaltung in Abb. 8.2.1. Wir möchten nun testen,
ob ein stuck-at-1-Fehler für das Signal f vorliegt. Dazu versuchen wir, f auf 0
Abb. 8.2 Testmuster auf Gatterebene
zu setzen, indem wir a = b =0 setzen. Als Ergebnis sollte f den Wert 1 besitzen, wenn der Fehler auftritt und ansonsten den Wert 0. Um diesen Unterschied
beobachten zu können, müssen wir diesen zum Ausgangssignal i weiterleiten. Dafür
müssen wir e auf 1 und entweder c oder d auf 1 setzen. h und i werden den
Wert 1 annehmen, wenn kein Fehler aufgetreten ist, ansonsten 0. Das Testmuster umfasst alle Kombinationen von Eingabewerten für a bis e. Zur Erzeugung dieses
Testmusters kann der D-Algorithmus verwendet werden [319].
∇
Das stuck-at-Fehlermodell ist die Basis für viele Techniken zur Testmustererzeugung.
CMOS-Technologien benötigen jedoch umfassendere Fehlermodelle. Bei CMOSSchaltungen können Fehler aus einer kombinatorischen Schaltung eine Schaltung
mit internen Zuständen machen. Dieses Problem kann auftreten, wenn Leitungen
unterbrochen sind (dieser Fall ist als stuck-open-Fehler bekannt). Als Folge können
Verbindungen zu den Gates von Transistoren unterbrochen werden. Solche Transistoren verhalten sich dann entweder leitend oder nicht leitend, abhängig von der
1 In Übereinstimmung mit dem Standard ANSI/IEEE 91 kennzeichnen die Symbole ≥1 und &
ODER- bzw. UND-Gatter.
g
1
1
&
&
a
c
b
d
e
f
h
i
415
8.2 Testverfahren
8.2.1 Testmustererzeugung für Modelle auf Gatterebene
Durch die Erzeugung von Testmustern versuchen wir, eine Menge an Testmustern
zu identifizieren, die es ermöglichen, ein korrekt funktionierendes von einem nicht
korrekt funktionierenden System zu unterscheiden. Die Testmustererzeugung basiert
normalerweise auf Fehlermodellen. Solche Fehlermodelle sind Modelle möglicher
Fehler. Die Testmustererzeugung versucht, Tests für alle nach einem bestimmten
Fehlermodell möglicherweise auftretenden Fehler zu erzeugen.
Häufig wird das Haftfehler- (engl. stuck-at-) Modell verwendet. Dieses basiert auf
der Annahme, dass eine interne Leitung einer elektronischen Schaltung entweder
permanent mit 0 oder mit 1 verbunden ist. Beobachtungen zeigen, dass viele
Fehler sich tatsächlich auf diese Art manifestieren.
Beispiel 8.1: Wir betrachten die Schaltung in Abb. 8.2.1. Wir möchten nun testen,
ob ein stuck-at-1-Fehler für das Signal f vorliegt. Dazu versuchen wir, f auf 0
Abb. 8.2 Testmuster auf Gatterebene
zu setzen, indem wir a = b =0 setzen. Als Ergebnis sollte f den Wert 1 besitzen, wenn der Fehler auftritt und ansonsten den Wert 0. Um diesen Unterschied
beobachten zu können, müssen wir diesen zum Ausgangssignal i weiterleiten. Dafür
müssen wir e auf 1 und entweder c oder d auf 1 setzen. h und i werden den
Wert 1 annehmen, wenn kein Fehler aufgetreten ist, ansonsten 0. Das Testmuster umfasst alle Kombinationen von Eingabewerten für a bis e. Zur Erzeugung dieses
Testmusters kann der D-Algorithmus verwendet werden [319].
∇
Das stuck-at-Fehlermodell ist die Basis für viele Techniken zur Testmustererzeugung.
CMOS-Technologien benötigen jedoch umfassendere Fehlermodelle. Bei CMOSSchaltungen können Fehler aus einer kombinatorischen Schaltung eine Schaltung
mit internen Zuständen machen. Dieses Problem kann auftreten, wenn Leitungen
unterbrochen sind (dieser Fall ist als stuck-open-Fehler bekannt). Als Folge können
Verbindungen zu den Gates von Transistoren unterbrochen werden. Solche Transistoren verhalten sich dann entweder leitend oder nicht leitend, abhängig von der
1 In Übereinstimmung mit dem Standard ANSI/IEEE 91 kennzeichnen die Symbole ≥1 und &
ODER- bzw. UND-Gatter.
g
1
1
&
&
a
c
b
d
e
f
h
i