3.7 Elektrische Energie
211
weise wurde gezeigt, dass es sinnvoll ist, bei der drahtlosen Datenübertragung
Intervalle vorzusehen, in denen die Übertragung abgeschaltet wird, weil sich
so die Batterien erholen können [144].
Insgesamt zeigen die beiden Modelle, dass man Modelle wählen muss, welche
die Effekte, die man berücksichtigen möchte, auch erfassen.
• Es kann gemischte Modelle geben, die teils auf abstrakten und teils auf chemisch/physikalischen Modellen basieren.
3.7.3 Effiziente Nutzung elektrischer Energie
Energieeffizienz von Hardwareplattformen
Die Hardwaretechnologien, welche in diesem Kapitel betrachtet wurden, unterscheiden sich hinsichtlich ihrer Energieeffizienz, wie in Abb. 3.65 zu sehen ist.
D S P
F P G A
A S IC
x
o o
o
o o
o o
o
o
o o o o
o o
o
o
o o
o o o
o
o o oo o o o
o o
oo
o
o
o
o
o
o
o
o o o
o
o
+
+
+
+ +
+
+
+
+
+
+
+ +
+
1000
100
10
1
0.1
0.01
0.001
2010
2005
2000
1995
1990
M P U
c e l l
RISC
+
GOP/J
ASIC
FPGA
DSP
x
o
+ RISC
MPU
cell
Abb. 3.65 Energieeffizienz (©De Man und Philips)
Die Abbildung zeigt einen Vergleich der Energieeffizienz als Anzahl der Operationen per Einheit der Energie (GOP/J) als Funktion der Hardwaretechnologie
(ASICs, Prozessoren, FPGAs) und der Zeit, die jeweils ein Spiegelbild der verfügbaren Miniaturisierung in der Fertigungstechnologie ist17. In diesem Kontext
17 Die Abbildung ist eine Approximation von Informationen von H. De Man [364] und basiert auf
Informationen von Philips.
211
weise wurde gezeigt, dass es sinnvoll ist, bei der drahtlosen Datenübertragung
Intervalle vorzusehen, in denen die Übertragung abgeschaltet wird, weil sich
so die Batterien erholen können [144].
Insgesamt zeigen die beiden Modelle, dass man Modelle wählen muss, welche
die Effekte, die man berücksichtigen möchte, auch erfassen.
• Es kann gemischte Modelle geben, die teils auf abstrakten und teils auf chemisch/physikalischen Modellen basieren.
3.7.3 Effiziente Nutzung elektrischer Energie
Energieeffizienz von Hardwareplattformen
Die Hardwaretechnologien, welche in diesem Kapitel betrachtet wurden, unterscheiden sich hinsichtlich ihrer Energieeffizienz, wie in Abb. 3.65 zu sehen ist.
D S P
F P G A
A S IC
x
o o
o
o o
o o
o
o
o o o o
o o
o
o
o o
o o o
o
o o oo o o o
o o
oo
o
o
o
o
o
o
o
o o o
o
o
+
+
+
+ +
+
+
+
+
+
+
+ +
+
1000
100
10
1
0.1
0.01
0.001
2010
2005
2000
1995
1990
M P U
c e l l
RISC
+
GOP/J
ASIC
FPGA
DSP
x
o
+ RISC
MPU
cell
Abb. 3.65 Energieeffizienz (©De Man und Philips)
Die Abbildung zeigt einen Vergleich der Energieeffizienz als Anzahl der Operationen per Einheit der Energie (GOP/J) als Funktion der Hardwaretechnologie
(ASICs, Prozessoren, FPGAs) und der Zeit, die jeweils ein Spiegelbild der verfügbaren Miniaturisierung in der Fertigungstechnologie ist17. In diesem Kontext
17 Die Abbildung ist eine Approximation von Informationen von H. De Man [364] und basiert auf
Informationen von Philips.
