3.3 Verarbeitungseinheiten
175
F5
F4
F3
Ex2
M2
M1
F2
F1
Ex1
Iss
Integer pipe
WB
WB
MAC pipe
Floating pipe
(fixed length)
De
F3
F2
F1
Abb. 3.29 ARM ® Cortex ® A-7 Fließband
Fließband ist relativ einfach. Die Befehle durchlaufen nach Flautner acht bis elf
Stufen [165]. Sie werden immer in der Reihenfolge ausgeführt, in der sie aus dem
Speicher geholt werden. Dies nennt man in-order execution. Es gibt nur eine begrenzte Anzahl von Situationen, in denen zwei Befehle in demselben Taktzyklus an
die Ausführungseinheiten herausgegeben werden. Dadurch hat die Architektur eine
geringe Leistungsaufnahme, aber auch nur eine begrenzte Performanz.
Abb. 3.30 [165] macht es deutlich, wie man zwischen den Optimierungskriterien
Leistungsaufnahme und Performanz durch Wahl einer der Architekturen abwägen
kann. Für jede der Architekturen ist dabei durch die Wahl der Betriebsspannung und
der Taktfrequenz eine Flexibilität hinsichtlich dieser Kriterien gegeben.
Leistungsärmste Cortex A-15 Betriebsart
Leistungsärmste A-7 Betriebsart
Leistungsstärkste Cortex A-15 Betriebsart
Leistungsstärkste Cortex-A7 Betriebsart
bei gleicher Performanz
Leistungsvorteil des Cortex A-7
elektrische
Performanz
Leistung
Co rte x A- 7
C o r t e x A - 1 5
Überlast
Abb. 3.30 Tradeoff zwischen Leistungsaufnahme und Performanz auf einem A7- oder A15-Kern
Für herausfordernde Anwendungen (wie z.B. die Videoverarbeitung) ist offensichtlich ist der Cortex ® A-15-Kern besser geeignet. Für permanent aktive Anwendungen mit geringen Performanzanforderungen ist der Cortex ® A-7 dagegen besser
geeignet. Hätte ein Mobiltelefon mit teilweise permanent aktiven Anwendungen nur
Cortex ® A-15-Kerne, so wäre das eine Energieverschwendung.
Daher sind heutige Mehrkern-Chips typischerweise heterogen in dem Sinne,
dass sie eine Mischung von hoch performanten und energieeffizienten Prozessoren
enthalten, wie in Abb. 3.31 gezeigt.
∇
175
F5
F4
F3
Ex2
M2
M1
F2
F1
Ex1
Iss
Integer pipe
WB
WB
MAC pipe
Floating pipe
(fixed length)
De
F3
F2
F1
Abb. 3.29 ARM ® Cortex ® A-7 Fließband
Fließband ist relativ einfach. Die Befehle durchlaufen nach Flautner acht bis elf
Stufen [165]. Sie werden immer in der Reihenfolge ausgeführt, in der sie aus dem
Speicher geholt werden. Dies nennt man in-order execution. Es gibt nur eine begrenzte Anzahl von Situationen, in denen zwei Befehle in demselben Taktzyklus an
die Ausführungseinheiten herausgegeben werden. Dadurch hat die Architektur eine
geringe Leistungsaufnahme, aber auch nur eine begrenzte Performanz.
Abb. 3.30 [165] macht es deutlich, wie man zwischen den Optimierungskriterien
Leistungsaufnahme und Performanz durch Wahl einer der Architekturen abwägen
kann. Für jede der Architekturen ist dabei durch die Wahl der Betriebsspannung und
der Taktfrequenz eine Flexibilität hinsichtlich dieser Kriterien gegeben.
Leistungsärmste Cortex A-15 Betriebsart
Leistungsärmste A-7 Betriebsart
Leistungsstärkste Cortex A-15 Betriebsart
Leistungsstärkste Cortex-A7 Betriebsart
bei gleicher Performanz
Leistungsvorteil des Cortex A-7
elektrische
Performanz
Leistung
Co rte x A- 7
C o r t e x A - 1 5
Überlast
Abb. 3.30 Tradeoff zwischen Leistungsaufnahme und Performanz auf einem A7- oder A15-Kern
Für herausfordernde Anwendungen (wie z.B. die Videoverarbeitung) ist offensichtlich ist der Cortex ® A-15-Kern besser geeignet. Für permanent aktive Anwendungen mit geringen Performanzanforderungen ist der Cortex ® A-7 dagegen besser
geeignet. Hätte ein Mobiltelefon mit teilweise permanent aktiven Anwendungen nur
Cortex ® A-15-Kerne, so wäre das eine Energieverschwendung.
Daher sind heutige Mehrkern-Chips typischerweise heterogen in dem Sinne,
dass sie eine Mischung von hoch performanten und energieeffizienten Prozessoren
enthalten, wie in Abb. 3.31 gezeigt.
∇