Contents
1 Introduction to 3D Microelectronic Packaging . . . . . . . . . . . . . . . .
1
Yan Li and Deepak Goyal
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.2 Why 3D Packaging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.2.1 Moore’s Law . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.2.2 Small Form Factor Requires 3D Packaging . . . . . . . . .
5
1.2.3 Improved System Performance with Reduced
Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
1.3 3D Microelectronic Packaging Architectures . . . . . . . . . . . . . . .
7
1.3.1 Die to Die 3D Integration . . . . . . . . . . . . . . . . . . . . . .
7
1.3.2 Package to Package 3D Integration . . . . . . . . . . . . . . . 10
1.3.3 Heterogeneous 3D Integration . . . . . . . . . . . . . . . . . . . 10
1.4 3D Microelectronic Packaging Challenges . . . . . . . . . . . . . . . . 12
1.4.1 Assembly Process, Yield, Test, and Cost
Challenges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.4.2 Thermal Management, Package Design,
and Modeling Challenges . . . . . . . . . . . . . . . . . . . . . . 13
1.4.3 Material and Substrate Challenges . . . . . . . . . . . . . . . . 13
1.4.4 Quality, Reliability and Failure Analysis
Challenges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.5 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2 3D Packaging Architectures and Assembly Process Design . . . . . . . 17
Ravi Mahajan and Bob Sankman
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2 3D TSV Based Architectures: Advantages
and Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.3 Methods of Fabrication and Other TSV Attributes . . . . . . . . . . 29
2.4 Assembly Process Flows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
v
1 Introduction to 3D Microelectronic Packaging . . . . . . . . . . . . . . . .
1
Yan Li and Deepak Goyal
1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1
1.2 Why 3D Packaging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.2.1 Moore’s Law . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
1.2.2 Small Form Factor Requires 3D Packaging . . . . . . . . .
5
1.2.3 Improved System Performance with Reduced
Power . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
1.3 3D Microelectronic Packaging Architectures . . . . . . . . . . . . . . .
7
1.3.1 Die to Die 3D Integration . . . . . . . . . . . . . . . . . . . . . .
7
1.3.2 Package to Package 3D Integration . . . . . . . . . . . . . . . 10
1.3.3 Heterogeneous 3D Integration . . . . . . . . . . . . . . . . . . . 10
1.4 3D Microelectronic Packaging Challenges . . . . . . . . . . . . . . . . 12
1.4.1 Assembly Process, Yield, Test, and Cost
Challenges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.4.2 Thermal Management, Package Design,
and Modeling Challenges . . . . . . . . . . . . . . . . . . . . . . 13
1.4.3 Material and Substrate Challenges . . . . . . . . . . . . . . . . 13
1.4.4 Quality, Reliability and Failure Analysis
Challenges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.5 Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
2 3D Packaging Architectures and Assembly Process Design . . . . . . . 17
Ravi Mahajan and Bob Sankman
2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2 3D TSV Based Architectures: Advantages
and Limitations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
2.3 Methods of Fabrication and Other TSV Attributes . . . . . . . . . . 29
2.4 Assembly Process Flows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
v