44
2 Spezifikation und Modellierung
nis stattfindet. Simulatoren für diskrete Ereignismodelle verfügen über eine
nach der Zeit sortierte globale Ereigniswarteschlange. Einträge in der Warteschlange werden in genau dieser Reihenfolge abgearbeitet. Der Nachteil dieses
Modells ist, dass es auf globalen Ereigniswarteschlangen basiert. Dies macht
es schwierig, das semantische Modell auf parallele Implementierungen abzubilden. Beispiele sind u.a. SystemC (siehe Seite 107), VHDL (siehe Seite 109)
und Verilog (siehe Seite 120).
– Von-Neumann-Modell: Dieses Modell basiert auf der sequenziellen Ausführung von Folgen einfacher Berechnungsoperationen.
• Kombinierte Modelle: Real existierende Sprachen verbinden meist ein bestimmtes Kommunikationsmodell mit einem Modell der Berechnungen in den Komponenten. So kombiniert StateCharts (siehe Seite 55) endliche Automaten mit
gemeinsamem Speicher, SDL (siehe Seite 68) verbindet endliche Automaten für
die Berechnung in den Komponenten mit asynchronem Nachrichtenaustausch für
die Kommunikation. Ada (siehe Seite 123) und CSP (siehe Seite 122) kombinieren
das Modell der von-Neumann-Befehlsausführung mit synchronem Nachrichtenaustausch. Tabelle 2.1 gibt einen Überblick über die in diesem Kapitel behandelten
kombinierten Modelle. Diese Tabelle führt für die meisten Berechnungsmodelle
auch eine Beispielsprache auf.
Tabelle 2.1 Überblick über betrachtete Berechnungsmodelle und Sprachen
Kommunikation/OrganiGemeinsamer Speicher
Nachrichtenaustausch
sation der Komponenten
(shared memory)
synchron
asynchron
Undefinierte
Text oder Grafik, Anwendungsfälle (use cases)
Komponenten
(Message) sequence charts
Differentialgleichungen
Modelica, Simulink ® , VHDL-AMS
Kommunizierende
StateCharts
SDL
endliche Automaten
(CFSMs)
Datenfluss
Scoreboarding,
Kahn-Netzwerke
Tomasulo-Algorithmus
SDF
Petrinetze
C/E-Netze, P/T-Netze, ...
Diskrete Ereignis (DE)VHDL, Verilog,
(Nur experimentelle Systeme)
Modelle *
SystemC
Verteilte DE in Ptolemy
Von-NeumannC, C++, Java
C, C++, Java, ... mit Bibliotheken
Modell
CSP, Ada
* Die Klassifikation von VHDL, Verilog und SystemC basiert auf deren Implementierung in Simulatoren. Nachrichtenaustausch kann in diesen Sprachen auf dem Simulationskern aufbauend
implementiert werden.
Unter den Sprachen mit einem definierten Berechnungsmodell finden wir für
Differentialgleichungen als Beispiele die Sprachen Modelica [400], Simulink ® [533]
und die Erweiterung der Hardwarebeschreibungssprache VHDL zu VHDL-AMS
[246].
2 Spezifikation und Modellierung
nis stattfindet. Simulatoren für diskrete Ereignismodelle verfügen über eine
nach der Zeit sortierte globale Ereigniswarteschlange. Einträge in der Warteschlange werden in genau dieser Reihenfolge abgearbeitet. Der Nachteil dieses
Modells ist, dass es auf globalen Ereigniswarteschlangen basiert. Dies macht
es schwierig, das semantische Modell auf parallele Implementierungen abzubilden. Beispiele sind u.a. SystemC (siehe Seite 107), VHDL (siehe Seite 109)
und Verilog (siehe Seite 120).
– Von-Neumann-Modell: Dieses Modell basiert auf der sequenziellen Ausführung von Folgen einfacher Berechnungsoperationen.
• Kombinierte Modelle: Real existierende Sprachen verbinden meist ein bestimmtes Kommunikationsmodell mit einem Modell der Berechnungen in den Komponenten. So kombiniert StateCharts (siehe Seite 55) endliche Automaten mit
gemeinsamem Speicher, SDL (siehe Seite 68) verbindet endliche Automaten für
die Berechnung in den Komponenten mit asynchronem Nachrichtenaustausch für
die Kommunikation. Ada (siehe Seite 123) und CSP (siehe Seite 122) kombinieren
das Modell der von-Neumann-Befehlsausführung mit synchronem Nachrichtenaustausch. Tabelle 2.1 gibt einen Überblick über die in diesem Kapitel behandelten
kombinierten Modelle. Diese Tabelle führt für die meisten Berechnungsmodelle
auch eine Beispielsprache auf.
Tabelle 2.1 Überblick über betrachtete Berechnungsmodelle und Sprachen
Kommunikation/OrganiGemeinsamer Speicher
Nachrichtenaustausch
sation der Komponenten
(shared memory)
synchron
asynchron
Undefinierte
Text oder Grafik, Anwendungsfälle (use cases)
Komponenten
(Message) sequence charts
Differentialgleichungen
Modelica, Simulink ® , VHDL-AMS
Kommunizierende
StateCharts
SDL
endliche Automaten
(CFSMs)
Datenfluss
Scoreboarding,
Kahn-Netzwerke
Tomasulo-Algorithmus
SDF
Petrinetze
C/E-Netze, P/T-Netze, ...
Diskrete Ereignis (DE)VHDL, Verilog,
(Nur experimentelle Systeme)
Modelle *
SystemC
Verteilte DE in Ptolemy
Von-NeumannC, C++, Java
C, C++, Java, ... mit Bibliotheken
Modell
CSP, Ada
* Die Klassifikation von VHDL, Verilog und SystemC basiert auf deren Implementierung in Simulatoren. Nachrichtenaustausch kann in diesen Sprachen auf dem Simulationskern aufbauend
implementiert werden.
Unter den Sprachen mit einem definierten Berechnungsmodell finden wir für
Differentialgleichungen als Beispiele die Sprachen Modelica [400], Simulink ® [533]
und die Erweiterung der Hardwarebeschreibungssprache VHDL zu VHDL-AMS
[246].