26
1 Einleitung
men dieses Buches nicht relevant). Dieses Diagramm fasst Entwurfsentscheidungen,
Bewertung und Validierung in einem einzelnen Schritt zusammen. Anwendungswissen, Systemsoftware und Systemhardware werden nicht explizit dargestellt. Das
V-Modell beinhaltet auch ein Modell der Integrations- und Testphase (rechter Zweig
des Diagramms). Damit wird das Testen mit in die Integrationsphase einbezogen.
Das dargestellte Modell entspricht dem V-Modell Version „97”. Das aktuellere VModell XT ermöglicht eine verallgemeinerte Menge an Entwurfsschritten. Diese
Erweiterung passt sehr gut zu unserer Interpretation von Entwurfsflüssen in Abb.
1.8. Andere iterative Ansätze sind das Wasserfallmodell und das Spiralmodell.
Weitere Informationen zum Software-Engineering für eingebettete Systeme finden
sich in dem Buch von J. Cooling [109].
Unser allgemeiner Entwurfsfluss passt auch zu Flussmodellen, die im Hardwareentwurf zum Einsatz kommen. Ein weit verbreitetes Modell ist das Y-Diagramm
(engl. Y-chart) von Gajski und Kuhn [171] (siehe Abb. 1.11). Die Autoren unLayout
Niedrige Abstraktion
Hohe Abstraktion
Entwurfspfad
Struktur
Verhalten
Abb. 1.11 Gajskis Y-Diagramm und Entwurfspfad (rot, fett)
terscheiden drei Dimensionen von Entwurfsinformationen: Verhalten, Struktur und
Layout. Die erste Dimension stellt ausschließlich das Verhalten dar. Ein Modell auf
hoher Abstraktionsebene würde lediglich das Gesamtverhalten beschreiben, wogegen detailliertere Modelle das Verhalten einzelner Komponenten beschreiben würden. Modelle der zweiten Dimension beinhalten Strukturinformationen wie z.B.
Informationen über Hardwarekomponenten. In dieser Dimension könnten Beschreibungen auf hoher Abstraktionsebene Prozessoren entsprechen, Beschreibungen auf
unterster Ebene entsprächen Transistoren. Die dritte Dimension stellt die geometrische Layout-Information eines Chips dar. Entwurfspfade beginnen meist mit einer
grobgranularen Verhaltensbeschreibung und enden mit einer feingranularen geometrischen Beschreibung. Entlang dieses Pfades entspricht jeder Schritt einer Iteration
unseres generischen Entwurfsflussmodells. Im Beispiel von Abb. 1.11 erfolgt zu
Beginn eine Verfeinerung im Verhaltensbereich. Der zweite Entwurfsschritt bildet
das Verhalten auf Strukturelemente ab usw. Schließlich entsteht eine detaillierte
geometrische Beschreibung des Chip-Layouts.
Diese drei Beispiele zeigen, dass der iterative Fluss von Abb. 1.8 in einer Reihe von
Entwurfsflüssen verwendet wird. Die Beschaffenheit der einzelnen Iterationen aus
1 Einleitung
men dieses Buches nicht relevant). Dieses Diagramm fasst Entwurfsentscheidungen,
Bewertung und Validierung in einem einzelnen Schritt zusammen. Anwendungswissen, Systemsoftware und Systemhardware werden nicht explizit dargestellt. Das
V-Modell beinhaltet auch ein Modell der Integrations- und Testphase (rechter Zweig
des Diagramms). Damit wird das Testen mit in die Integrationsphase einbezogen.
Das dargestellte Modell entspricht dem V-Modell Version „97”. Das aktuellere VModell XT ermöglicht eine verallgemeinerte Menge an Entwurfsschritten. Diese
Erweiterung passt sehr gut zu unserer Interpretation von Entwurfsflüssen in Abb.
1.8. Andere iterative Ansätze sind das Wasserfallmodell und das Spiralmodell.
Weitere Informationen zum Software-Engineering für eingebettete Systeme finden
sich in dem Buch von J. Cooling [109].
Unser allgemeiner Entwurfsfluss passt auch zu Flussmodellen, die im Hardwareentwurf zum Einsatz kommen. Ein weit verbreitetes Modell ist das Y-Diagramm
(engl. Y-chart) von Gajski und Kuhn [171] (siehe Abb. 1.11). Die Autoren unLayout
Niedrige Abstraktion
Hohe Abstraktion
Entwurfspfad
Struktur
Verhalten
Abb. 1.11 Gajskis Y-Diagramm und Entwurfspfad (rot, fett)
terscheiden drei Dimensionen von Entwurfsinformationen: Verhalten, Struktur und
Layout. Die erste Dimension stellt ausschließlich das Verhalten dar. Ein Modell auf
hoher Abstraktionsebene würde lediglich das Gesamtverhalten beschreiben, wogegen detailliertere Modelle das Verhalten einzelner Komponenten beschreiben würden. Modelle der zweiten Dimension beinhalten Strukturinformationen wie z.B.
Informationen über Hardwarekomponenten. In dieser Dimension könnten Beschreibungen auf hoher Abstraktionsebene Prozessoren entsprechen, Beschreibungen auf
unterster Ebene entsprächen Transistoren. Die dritte Dimension stellt die geometrische Layout-Information eines Chips dar. Entwurfspfade beginnen meist mit einer
grobgranularen Verhaltensbeschreibung und enden mit einer feingranularen geometrischen Beschreibung. Entlang dieses Pfades entspricht jeder Schritt einer Iteration
unseres generischen Entwurfsflussmodells. Im Beispiel von Abb. 1.11 erfolgt zu
Beginn eine Verfeinerung im Verhaltensbereich. Der zweite Entwurfsschritt bildet
das Verhalten auf Strukturelemente ab usw. Schließlich entsteht eine detaillierte
geometrische Beschreibung des Chip-Layouts.
Diese drei Beispiele zeigen, dass der iterative Fluss von Abb. 1.8 in einer Reihe von
Entwurfsflüssen verwendet wird. Die Beschaffenheit der einzelnen Iterationen aus