370
6 Abbildung von Anwendungen
Berechnungen
Kommunikation
G
p
(
)
V
p
,E
p
1
5
3
4
2
6
7
Abb. 6.32 DOL Problem-Graph
DOL erwartet eine Menge von
Tasks und zugehörigen Anwendungsfällen als Eingabe. Die Ausgabe beschreibt die Ausführungsplattform, die Abbildung von Tasks
auf Prozessoren zusammen mit den
Task-Schedules. Diese Ausgabe soll
bestimmte Beschränkungen (wie
Speichergröße und Zeitschranken)
einhalten und vorgegebene Ziele
(wie Größe, Energie usw.) minimieren. Anwendungen werden als sogenannte Problem-Graphen dargestellt, die im
Wesentlichen spezielle Task-Graphen sind. In Abb. 6.32 ist ein einfacher DOLProblemgraph zu sehen. Dieser Graph modelliert Berechnungen (Knoten 1, 2, 3, 4)
und Kommunikation (Knoten 5, 6, 7).
Zusätzlich werden mögliche Ausführungsplattformen als sogenannte Architekturgraphen dargestellt. Abb. 6.33 zeigt eine einfache Hardwareplattform und ihren
Architekturgraphen. Es gibt einen RISC-Prozessor und zwei Hardwaremodule. Auch
hier wird die Kommunikation (mittels Bus1 und Bus2) explizit modelliert.
Abb. 6.33 DOL
Architekturgraph
Bus1
Bus2
Bus2
Bus1
HWM1
HWM2
RISC
RISC
HWM2
HWM1
Bus1
Bus2
RISC
HWM1
HWM2
4
6
2
7
3
5
1
Abb. 6.34 DOL Spezifikationsgraph
Der Problemgraph und der Architekturgraph
werden im Spezifikationsgraphen verbunden. In
Abb. 6.34 ist ein DOL-Spezifikationsgraph dargestellt. Ein solcher Spezifikationsgraph besteht
aus dem Problemgraphen und dem Architekturgraphen. Kanten zwischen den beiden Teilgraphen stellen mögliche Implementierungen dar.
Beispielsweise kann die Berechnung 1 nur auf
dem RISC-Prozessor, Berechnung 3 auf dem
RISC-Prozessor oder auf HWM1 realisiert werden. Kommunikation 5 kann auf dem Bus Bus1
oder – wenn die Berechnungen 1 und 3 beide auf
den Prozessor abgebildet werden – lokal im Prozessor stattfinden. Kommunikation 6 kann auf den Bussen Bus1 bzw. Bus2 oder lokal
in HWM2 stattfinden.
6 Abbildung von Anwendungen
Berechnungen
Kommunikation
G
p
(
)
V
p
,E
p
1
5
3
4
2
6
7
Abb. 6.32 DOL Problem-Graph
DOL erwartet eine Menge von
Tasks und zugehörigen Anwendungsfällen als Eingabe. Die Ausgabe beschreibt die Ausführungsplattform, die Abbildung von Tasks
auf Prozessoren zusammen mit den
Task-Schedules. Diese Ausgabe soll
bestimmte Beschränkungen (wie
Speichergröße und Zeitschranken)
einhalten und vorgegebene Ziele
(wie Größe, Energie usw.) minimieren. Anwendungen werden als sogenannte Problem-Graphen dargestellt, die im
Wesentlichen spezielle Task-Graphen sind. In Abb. 6.32 ist ein einfacher DOLProblemgraph zu sehen. Dieser Graph modelliert Berechnungen (Knoten 1, 2, 3, 4)
und Kommunikation (Knoten 5, 6, 7).
Zusätzlich werden mögliche Ausführungsplattformen als sogenannte Architekturgraphen dargestellt. Abb. 6.33 zeigt eine einfache Hardwareplattform und ihren
Architekturgraphen. Es gibt einen RISC-Prozessor und zwei Hardwaremodule. Auch
hier wird die Kommunikation (mittels Bus1 und Bus2) explizit modelliert.
Abb. 6.33 DOL
Architekturgraph
Bus1
Bus2
Bus2
Bus1
HWM1
HWM2
RISC
RISC
HWM2
HWM1
Bus1
Bus2
RISC
HWM1
HWM2
4
6
2
7
3
5
1
Abb. 6.34 DOL Spezifikationsgraph
Der Problemgraph und der Architekturgraph
werden im Spezifikationsgraphen verbunden. In
Abb. 6.34 ist ein DOL-Spezifikationsgraph dargestellt. Ein solcher Spezifikationsgraph besteht
aus dem Problemgraphen und dem Architekturgraphen. Kanten zwischen den beiden Teilgraphen stellen mögliche Implementierungen dar.
Beispielsweise kann die Berechnung 1 nur auf
dem RISC-Prozessor, Berechnung 3 auf dem
RISC-Prozessor oder auf HWM1 realisiert werden. Kommunikation 5 kann auf dem Bus Bus1
oder – wenn die Berechnungen 1 und 3 beide auf
den Prozessor abgebildet werden – lokal im Prozessor stattfinden. Kommunikation 6 kann auf den Bussen Bus1 bzw. Bus2 oder lokal
in HWM2 stattfinden.