166
3 Hardware eingebetteter Systeme
beitung
VerarKonv.
& hold
Samplealiasing
A/Dh(t)
g(t)
e(t)
w(t)
x(t)
....
Abb. 3.21 Namenskonvention für Signale
x s anstelle von x(t s ) und w s−n+k+1 anstelle von w(t s−n+k+1 )13:
x s =
n−1
k=0
w s−n+k+1 ∗ a k
(3.21)
Ein bestimmtes Ausgabeelement x s entsteht aus dem gewichteten Mittelwert der
letzten n Signalelemente von w und kann iterativ berechnet werden, wobei in jeder
Iteration ein Produkt addiert wird. Prozessoren für DSP sind so ausgelegt, dass jede
Iteration als ein einziger Befehl dargestellt werden kann.
Beispiel 3.5: Dies ist möglich mit den DSP-Prozessoren der Familie ADSP 2100,
deren interne Architektur in Abb. 3.22 gezeigt ist.
Address
generation
unit (AGU)
Adressregister
w
a
a k
w s-n+k+1
k+1
x s
s-n+k+2
Abb. 3.22 Interne Architektur der Prozessorfamilie ADSP 2100 (vereinfacht)
Die Architektur verfügt über zwei Speicher DM und PM. Eine AdresserzeugungsEinheit (engl. Address Generating Unit (AGU)) kann Zeiger für den Zugriff auf
13 In unserer Notation ist a 0 das Gewicht des ältesten Wertes. Definiert man a 0 als Gewicht des
jüngsten Wertes von w, so nimmt der erste Term die gebräuchlichere Form w s−k an. Unsere
Notation dient der Vorbereitung des nachfolgenden Programmcodes.