162
3 Hardware eingebetteter Systeme
Abb. 3.17 DPM-Zustände des
StrongArm-Prozessors SA1100 [45]
90 µs
sleep
run
idle
1 6 0 m
s
9 0 µ s
1 0 µ s
1 0 µ s
160µW
400 mW
50 mW
Der Prozessor ist im run-Zustand voll betriebsbereit. Im idle-Zustand überwacht
er nur die Interrupt-Eingänge. Im sleep-Zustand wird der Prozessor zurückgesetzt
und die Stromversorgung des Chips abgeschaltet [593]. Eine separate Stromversorgung für die Ein/Ausgabeeinheiten liefert Strom für die Energieverwaltungshardware. Der Prozessor kann durch ein vorher festgelegtes Aufweckereignis
durch die Energieverwaltung neu gestartet werden. Beachtenswert ist hier der
große Unterschied im Energieverbrauch zwischen dem sleep-Zustand und den
anderen Zuständen, ebenso die große Zeitdauer, die benötigt wird, um vom sleepzum run-Zustand umzuschalten.
• Dynamische Spannungsskalierung: Gleichung (3.14) wird von der sogenannten dynamischen Spannungsskalierung (engl. Dynamic Voltage Scaling (DVS))
ausgenutzt. So verfügte beispielsweise der Crusoe ™ -Prozessor von Transmeta
[296] über 32 Spannungsstufen zwischen 1,1 und 1,6 Volt, der Takt konnte in
33 MHz-Schritten von 200 MHz bis 700 MHz variiert werden. Ein Übergang von
einer Spannungs-/Frequenzkombination zur nächsten benötigte rund 20 ms. Entwurfsfragen für DVS-unterstützende Prozessoren sind in einer Veröffentlichung
von Burd und Brodersen [76] beschrieben. Die Intel SpeedStep ® -Technologie
hat im Jahr 2004 sechs verschiedene Spannungs-/Frequenzkombinationen bei
Pentium ™ M-Prozessoren realisiert [247]. Aktuelle Prozessoren erhalten umfangreichere Mechanismen zur Beeinflussung der Leistungsaufnahme.
Codegrößen-Effizienz
Für eingebettete System ist die Minimierung der Codegröße sehr wichtig, da diese
nur selten über mechanische oder Festkörper-Laufwerke verfügen und die verfügbare Speicherkapazität meist auch sehr beschränkt ist9. Dies wird bei Systems-on-aChip (SoCs) um so deutlicher. SoCs implementieren Speicher und Prozessoren auf
demselben Chip. In diesem besonderen Fall wird der Speicher auch eingebetteter
Speicher genannt. Eingebetteter Speicher kann in der Herstellung teurer als separate Speicherchips sein, da die Herstellungsprozesse für Speicher und Prozessoren
kompatibel sein müssen. Dennoch kann ein großer Anteil der gesamten Chipfläche
9 Die Verfügbarkeit großer Flash-Speicher und die 3D-Integration lockern die Speicherplatzbeschränkungen ein wenig.
3 Hardware eingebetteter Systeme
Abb. 3.17 DPM-Zustände des
StrongArm-Prozessors SA1100 [45]
90 µs
sleep
run
idle
1 6 0 m
s
9 0 µ s
1 0 µ s
1 0 µ s
160µW
400 mW
50 mW
Der Prozessor ist im run-Zustand voll betriebsbereit. Im idle-Zustand überwacht
er nur die Interrupt-Eingänge. Im sleep-Zustand wird der Prozessor zurückgesetzt
und die Stromversorgung des Chips abgeschaltet [593]. Eine separate Stromversorgung für die Ein/Ausgabeeinheiten liefert Strom für die Energieverwaltungshardware. Der Prozessor kann durch ein vorher festgelegtes Aufweckereignis
durch die Energieverwaltung neu gestartet werden. Beachtenswert ist hier der
große Unterschied im Energieverbrauch zwischen dem sleep-Zustand und den
anderen Zuständen, ebenso die große Zeitdauer, die benötigt wird, um vom sleepzum run-Zustand umzuschalten.
• Dynamische Spannungsskalierung: Gleichung (3.14) wird von der sogenannten dynamischen Spannungsskalierung (engl. Dynamic Voltage Scaling (DVS))
ausgenutzt. So verfügte beispielsweise der Crusoe ™ -Prozessor von Transmeta
[296] über 32 Spannungsstufen zwischen 1,1 und 1,6 Volt, der Takt konnte in
33 MHz-Schritten von 200 MHz bis 700 MHz variiert werden. Ein Übergang von
einer Spannungs-/Frequenzkombination zur nächsten benötigte rund 20 ms. Entwurfsfragen für DVS-unterstützende Prozessoren sind in einer Veröffentlichung
von Burd und Brodersen [76] beschrieben. Die Intel SpeedStep ® -Technologie
hat im Jahr 2004 sechs verschiedene Spannungs-/Frequenzkombinationen bei
Pentium ™ M-Prozessoren realisiert [247]. Aktuelle Prozessoren erhalten umfangreichere Mechanismen zur Beeinflussung der Leistungsaufnahme.
Codegrößen-Effizienz
Für eingebettete System ist die Minimierung der Codegröße sehr wichtig, da diese
nur selten über mechanische oder Festkörper-Laufwerke verfügen und die verfügbare Speicherkapazität meist auch sehr beschränkt ist9. Dies wird bei Systems-on-aChip (SoCs) um so deutlicher. SoCs implementieren Speicher und Prozessoren auf
demselben Chip. In diesem besonderen Fall wird der Speicher auch eingebetteter
Speicher genannt. Eingebetteter Speicher kann in der Herstellung teurer als separate Speicherchips sein, da die Herstellungsprozesse für Speicher und Prozessoren
kompatibel sein müssen. Dennoch kann ein großer Anteil der gesamten Chipfläche
9 Die Verfügbarkeit großer Flash-Speicher und die 3D-Integration lockern die Speicherplatzbeschränkungen ein wenig.