xvi
INHALTSVERZEICHNIS
2.5.3 SDF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
2.5.4 Simulink . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
2.6 Petrinetze . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
2.6.1 Einführung . . . . . . . . . . . . . . . . . . . . . . . . . . 84
2.6.2 Bedingungs/Ereignis-Netze . . . . . . . . . . . . . . . . . 86
2.6.3 Stellen/Transitions-Netze . . . . . . . . . . . . . . . . . . . 87
2.6.4 Prädikat/Transitions-Netze . . . . . . . . . . . . . . . . . . 92
2.6.5 Bewertung . . . . . . . . . . . . . . . . . . . . . . . . . . 94
2.7 Diskrete, ereignisbasierte Sprachen . . . . . . . . . . . . . . . . . . 96
2.7.1 Simulationszyklus diskreter Ereignissysteme . . . . . . . . 96
2.7.2 Mehrwertige Logik . . . . . . . . . . . . . . . . . . . . . . 97
2.7.3 Transaktionsbasierte Modellierung . . . . . . . . . . . . . . 103
2.7.4 SpecC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
2.7.5 SystemC . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
2.7.6 VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
2.7.7 Verilog and SystemVerilog . . . . . . . . . . . . . . . . . . 120
2.8 Von-Neumann-Sprachen . . . . . . . . . . . . . . . . . . . . . . . 122
2.8.1 CSP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
2.8.2 Ada . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
2.8.3 Kommunikationsbibliotheken . . . . . . . . . . . . . . . . 125
2.8.4 Weitere Sprachen . . . . . . . . . . . . . . . . . . . . . . . 126
2.9 Ebenen der Hardware-Modellierung . . . . . . . . . . . . . . . . . 127
2.10 Vergleich der Berechnungsmodelle . . . . . . . . . . . . . . . . . . 130
2.10.1 Kriterien . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
2.10.2 Unified Modeling Language (UML) . . . . . . . . . . . . . 133
2.10.3 Ptolemy II . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
2.11 Aufgaben . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
3 Hardware eingebetteter Systeme
141
3.1 Einleitung . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
3.2 Eingabe – Schnittstelle zwischen physischer und Cyber-Welt . . . . 143
3.2.1 Sensoren . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
3.2.2 Zeitdiskretisierung: Sample-and-hold-Schaltungen . . . . . 145
3.2.3 Fourier-Approximation von Signalen . . . . . . . . . . . . . 146
3.2.4 Wertediskretisierung: A/D-Wandler . . . . . . . . . . . . . 150
3.3 Verarbeitungseinheiten . . . . . . . . . . . . . . . . . . . . . . . . 157
3.3.1 Anwendungsspezifische integrierte Schaltkreise . . . . . . . 157
3.3.2 Prozessoren . . . . . . . . . . . . . . . . . . . . . . . . . . 158
3.3.3 Rekonfigurierbare Logik . . . . . . . . . . . . . . . . . . . 181
3.4 Speicher . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
3.4.1 Zielkonflikte . . . . . . . . . . . . . . . . . . . . . . . . . 184
3.4.2 Speicherhierarchien . . . . . . . . . . . . . . . . . . . . . . 185
3.4.3 Registersätze . . . . . . . . . . . . . . . . . . . . . . . . . 186
3.4.4 Caches . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
3.4.5 Scratchpad-Speicher . . . . . . . . . . . . . . . . . . . . . 188