96
2 Spezifikation und Modellierung
2.7 Diskrete, ereignisbasierte Sprachen
2.7.1 Simulationszyklus diskreter Ereignissysteme
Das diskrete, ereignisbasierte Berechnungsmodell basiert auf der Simulation der
Erzeugung und Verarbeitung von Ereignissen im Zeitverlauf. Es verwendet eine
Warteschlange zukünftiger Ereignisse, die nach der Zeit sortiert sind, zu der sie
bearbeitet werden sollen. Die Semantik definiert, dass Ereignisse, die zum aktuellen Zeitpunkt stattfinden sollen, aus der Warteschlange entfernt werden, die ihnen
zugeordneten Aktionen ausgeführt werden und bei Bedarf neue Ereignisse zur Warteschlange hinzugefügt werden können. Die Zeit schreitet weiter fort, wenn für den
aktuellen Zeitpunkt keine weitere Aktion definiert ist. Dies ist das Grundmodell der
Simulation:
loop
Hole das nächste Ereignis aus der Warteschlange;
Führe die Aktion aus, die mit dem Ereignis definiert ist
(z.B. eine Variablenzuweisung; dabei können neue Ereignisse entstehen);
until das Abbruchkriterium ist erfüllt;
Verbreitete Hardwarebeschreibungssprachen (engl. Hardware Description Languages (HDLs)) basieren meist auf dem diskreten Ereignismodell. Wir werden HDLs
als ein bekanntes Beispiel der Modellierung auf der Basis eines diskreten Ereignissystems nutzen.
Beispiel 2.27: Die Anwendung des allgemeinen Simulationsschemas kann am Beispiel der Simulation eines RS-Flipflops demonstriert werden (siehe Abb. 2.57).
Abb. 2.57 RS-Flipflop aus zwei NOR-Gattern
Die Schaltung besteht aus zwei kreuzweise verbundenen NOR-Gattern. Die Abbildung zeigt auch dazu gehörigen Code in einer HDL, in diesem Fall VHDL.
Tabelle 2.4 enthält eine repräsentative Folge von Ein- und Ausgabewerten zu
dieser Schaltung. Wir nehmen an, dass das Flipflop zunächst gesetzt ist und dass
dieser Zustand gehalten wird, d.h. Q ist '1' und R = S = '0'. Prozesse gate1
und gate2 beschreiben das Verhalten der beiden NOR-Gatter. Diese Prozesse sind
2 Spezifikation und Modellierung
2.7 Diskrete, ereignisbasierte Sprachen
2.7.1 Simulationszyklus diskreter Ereignissysteme
Das diskrete, ereignisbasierte Berechnungsmodell basiert auf der Simulation der
Erzeugung und Verarbeitung von Ereignissen im Zeitverlauf. Es verwendet eine
Warteschlange zukünftiger Ereignisse, die nach der Zeit sortiert sind, zu der sie
bearbeitet werden sollen. Die Semantik definiert, dass Ereignisse, die zum aktuellen Zeitpunkt stattfinden sollen, aus der Warteschlange entfernt werden, die ihnen
zugeordneten Aktionen ausgeführt werden und bei Bedarf neue Ereignisse zur Warteschlange hinzugefügt werden können. Die Zeit schreitet weiter fort, wenn für den
aktuellen Zeitpunkt keine weitere Aktion definiert ist. Dies ist das Grundmodell der
Simulation:
loop
Hole das nächste Ereignis aus der Warteschlange;
Führe die Aktion aus, die mit dem Ereignis definiert ist
(z.B. eine Variablenzuweisung; dabei können neue Ereignisse entstehen);
until das Abbruchkriterium ist erfüllt;
Verbreitete Hardwarebeschreibungssprachen (engl. Hardware Description Languages (HDLs)) basieren meist auf dem diskreten Ereignismodell. Wir werden HDLs
als ein bekanntes Beispiel der Modellierung auf der Basis eines diskreten Ereignissystems nutzen.
Beispiel 2.27: Die Anwendung des allgemeinen Simulationsschemas kann am Beispiel der Simulation eines RS-Flipflops demonstriert werden (siehe Abb. 2.57).
Abb. 2.57 RS-Flipflop aus zwei NOR-Gattern
Die Schaltung besteht aus zwei kreuzweise verbundenen NOR-Gattern. Die Abbildung zeigt auch dazu gehörigen Code in einer HDL, in diesem Fall VHDL.
Tabelle 2.4 enthält eine repräsentative Folge von Ein- und Ausgabewerten zu
dieser Schaltung. Wir nehmen an, dass das Flipflop zunächst gesetzt ist und dass
dieser Zustand gehalten wird, d.h. Q ist '1' und R = S = '0'. Prozesse gate1
und gate2 beschreiben das Verhalten der beiden NOR-Gatter. Diese Prozesse sind