Livre_silo 30 août 2013 16:32 Page 10
¨
©
¨
©
¨
©
¨
©
C o p y r i g h t E y r o l l e s
10
Informatique pour tous
pour effectuer des actions de façon répétitive (« si tel registre contient une valeur non nulle,
reprendre l’exécution à l’instruction stockée à telle adresse »).
POUR ALLER PLUS LOIN Le pipeline
Cette présentation du processeur est en fait idéalisée.
D’une part, si sur les processeurs actuels un accès mémoire va bien chercher un mot, en
revanche les adresses mémoire sont comptées en octets et non en mots. Lors de chaque
cycle de décodage d’instructions, le P C est donc incrémenté de 4 sur un processeur 32 bits
(un mot de 32 bits étant sur 4 octets) et de 8 sur un processeur 64 bits.
D’autre part, le processeur n’attend pas qu’une instruction soit exécutée pour décoder la
suivante. On dit que les instructions passent dans un pipeline, comparable à une chaîne de
montage dans une usine.
Les traitements des différentes instructions se chevauchent donc temporellement, ce qui
accélère l’exécution du programme par le processeur. À l’heure actuelle, le pipeline est
découpé de façon suffisamment fine pour que quelques dizaines d’instructions soient simultanément en cours de traitement.
Il y a cependant une différence majeure entre une chaîne de montage et le pipeline d’un
processeur. La chaîne de montage peut travailler sans arrêt, alors que les instructions de
branchement perturbent considérablement le fonctionnement du pipeline.
L’architecture de von Neumann a pour avantages une certaine simplicité conceptuelle et
une grande souplesse. En effet puisqu’aucune structure n’est a priori imposée sur le contenu
de la mémoire, on peut stocker toute information codable numériquement. En particulier,
on peut indifféremment stocker en mémoire des programmes et des données.
. .
Lire instruction
.
Incrémenter PC
.
Décoder instruction
.
Exécuter instruction
Figure 1.3
Déroulement schématique des
actions effectuées par l’unité de
contrôle
¨
©
¨
©
¨
©
¨
©
C o p y r i g h t E y r o l l e s
10
Informatique pour tous
pour effectuer des actions de façon répétitive (« si tel registre contient une valeur non nulle,
reprendre l’exécution à l’instruction stockée à telle adresse »).
POUR ALLER PLUS LOIN Le pipeline
Cette présentation du processeur est en fait idéalisée.
D’une part, si sur les processeurs actuels un accès mémoire va bien chercher un mot, en
revanche les adresses mémoire sont comptées en octets et non en mots. Lors de chaque
cycle de décodage d’instructions, le P C est donc incrémenté de 4 sur un processeur 32 bits
(un mot de 32 bits étant sur 4 octets) et de 8 sur un processeur 64 bits.
D’autre part, le processeur n’attend pas qu’une instruction soit exécutée pour décoder la
suivante. On dit que les instructions passent dans un pipeline, comparable à une chaîne de
montage dans une usine.
Les traitements des différentes instructions se chevauchent donc temporellement, ce qui
accélère l’exécution du programme par le processeur. À l’heure actuelle, le pipeline est
découpé de façon suffisamment fine pour que quelques dizaines d’instructions soient simultanément en cours de traitement.
Il y a cependant une différence majeure entre une chaîne de montage et le pipeline d’un
processeur. La chaîne de montage peut travailler sans arrêt, alors que les instructions de
branchement perturbent considérablement le fonctionnement du pipeline.
L’architecture de von Neumann a pour avantages une certaine simplicité conceptuelle et
une grande souplesse. En effet puisqu’aucune structure n’est a priori imposée sur le contenu
de la mémoire, on peut stocker toute information codable numériquement. En particulier,
on peut indifféremment stocker en mémoire des programmes et des données.
. .
Lire instruction
.
Incrémenter PC
.
Décoder instruction
.
Exécuter instruction
Figure 1.3
Déroulement schématique des
actions effectuées par l’unité de
contrôle